【本站】3月27日消息，据可靠消息源Revegnuse发布的最新推文，三星正在开发下一代Exynos处理器，并将采用3nm工艺进行量产。该处理器内部被称为“Dream Galaxy”芯片。
三星的MX部门已经组建了规模超过1000人的专业团队，其中包括一位从苹果公司挖掘过来的资深半导体专家。据悉，这个团队将致力于推动三星的芯片技术发展，并为三星的未来产品提供支持。
据本站了解，三星Galaxy S25系列旗舰将率先装备这款处理器，旨在整合调制解调器、UWB等所有芯片。这一举措将有望在智能手机市场上为三星带来更高的竞争力和更出色的性能表现。
三星一直在努力提高其芯片技术的水平，以在智能手机市场中与苹果和高通等竞争对手保持竞争力。采用3nm工艺的“Dream Galaxy”芯片将带来更快的处理速度和更高的能效，有望成为三星未来旗舰产品的核心卖点。
全球首款3nm芯片！三星放大招了
2020年漂亮国从芯片制造层面出发，对华为进行全面打压，使华为陷入芯片危机之中，核心业务智能手机遭遇重大挑战。 这时人们才发现虽然“中国制造”已经在世界舞台上大放异彩，中国也被称之为是“世界工厂”，但是在高端领域制造方面，与漂亮国等发达国家相比，仍然具有很大的差距。 不过幸运的是，当下无论是国家，还是企业都开始集中一切力量进行全面攻克。如果这次能够彻底沉下心来搞科研，那么中国芯工程将极具希望。自我国宣布全面攻克半导体制造技术以来，就捷报频传。
虽然中国芯好消息不断，但与先进工艺相比，仍然具有很大的差距。目前5nm工艺制程芯片已经成功量产，并成功应用到了各大智能手机中。 但是我国半导体行业中有着最强实力的中芯国际目前连7nm工艺尚未攻破，未来在芯片上的发展仍然任重而道远。 但就在刚刚过去不久的IEEE ISSCC国际固态电路大会上，三星成功引燃了全世界范围内的芯片之争。 在大会上，三星首发应用3nm工艺制造的SRAM存储芯片，将半导体工艺再度推上一个进程，台积电与其的纷争彻底点燃。 全球首款3nm芯片！三星放大招了，而这也给我国半导体研发工作带来了更大的压力。
3nm芯片！三星放大招了， 据悉，来自三星的3nm工艺SRAM存储芯片，其容量为256GB，面积仅为56平方毫米，性能提升30%，功耗降低50%，预计在2022年正式量产。台积电虽然没有首发3nm工艺芯片，不过就目前透露的消息来看，明年也将实现3nm芯片的量产。 半导体领域再上一个台阶。
就目前半导体领域知名公司而言，以高通、联发科、台积电、三星、英特尔以及华为等公司为例。 但是需要说明的是，高通、联发科和华为这些企业，其工艺主要体现在芯片设计上，但是在芯片制造上却有着极大的缺陷。 任正非曾经就明确表明，华为海思在芯片设计上，绝对处于世界领先位置。但是在制造方面，此前几乎没有涉及，从而陷入危机。
与华为不同的是，英特尔和三星不仅掌握了芯片设计工艺，更掌握了相应的先进芯片制造工艺，是全球IDM双杰。 而台积电的定位则是只聚焦于芯片加工方面，也就是只管制造，而不管设计，但这也是最重要的一环。 所以在芯片工艺上，真正的争论主要集中在英特尔、三星和台积电三家身上。 但就目前而言，英特尔在技术上已经明显落后，芯片制造先进工艺的争夺主要在三星和台积电两家。
在台积电尚未兴起之前，世界半导体发展主要在于英特尔和三星两家。 直至2010年之后，三星进军智能手机行业，与苹果产生直接冲突，苹果芯片订单转交给只从事芯片制造的台积电，从而使得全球半导体行业发生改变。 台积电自此以后，开始接到越来越多的订单，仅沉浸在制造上的它技术也突飞猛进，成为目前芯片制造技术最成熟的企业。。 只不过就2020年整体营收来看，英特尔为700多亿美元，增速3.7%；三星为560亿美元，增速7.7%；台积电为474亿美元，增速50%。
从营收来看，目前的台积电还是三家最少的存在，但从增速来看，却是最快的。那么也就说明，超越他们是迟早的事情 。更不要说英特尔当下还停留在7nm工艺水平，而三星和台积电已经相继成功量产5nm芯片，并且在3nm上展开争夺。
只不过就当下的5nm工艺芯片来看，三星的效果不如台积电所生产的5nm芯片。其发热、功耗等各种问题均比台积电更为严重。 台积电也顺利坐上了最强芯片制造厂商的宝座。不过从本次三星首发3nm芯片来看，它似乎先发夺人。
为了成功超越台积电芯片制造技术，三星于2019年启动了“半导体2030计划”。该计划中表明，未来10年内三星会投资133万亿韩元（大约7900亿人民币）用来发展半导体技术，其中以先进制程为规划重点，令自己成为全球最大的半导体公司，防止台积电赶超自己。那么就当下来看，三星有机会在明年实现技术上的称霸，从而完成目标吗？
我们前面提过，虽然本次三星首发了3nm工艺芯片，但台积电在技术上也已经获得了重大突破，同样在2022年可以实现量产。 而台积电之所以没有发布相关工艺芯片，可能是因为相关设计公司尚未提供方案，也有可能是台积电聚焦的是技术要求更高的中央处理器，这也是它所擅长的地方。所以三星是否能够在技术上超越台积电，当下还不好说。
但是根据当下透露出的消息来看，三星在3nm工艺芯片上采用了全新的晶体管技术，利用GAA技术来解决此前在5nm工艺遇到的发热、功耗过大等一系列问题。而台积电在3nm上则是继续应用传统的FinFET工艺。 两者相较而言的话，GAAFET技术在排列上更为紧密，可容纳的晶体管数量更多，因此相应的芯片面积会进一步缩小，加上其对跨通道电流更为精准的控制，进而有望实现技术上的领先。当然了，新技术也缺乏相应的经验，成熟度不够可能导致良品率下降。
同时从规模上来看的话，三星应该可以继续保持自己的领先地位。台积电的产能毕竟有限，而且属于代工，与三星的IDM有着本质区别。并且就目前的消息来看，仅苹果一家的订单，就占据了台积电四分之一的5nm产能。而3nm作为更高级的工艺，虽然会实现量产，但产能也会随之下降，苹果将会占据更多。那么也就意味着三星有更多的机会超越。
当然了，归根到底主要还是在于技术如何。要知道，当下的5nm工艺虽然台积电的表现要优于三星，但总体评价不是很好存在极大的弊端。升级后的3nm究竟能否达到人们预期的水平，令所有人期待。 同时，也告诫我国，必须进一步加快半导体技术的研发攻克，决不能因为获得了一些成就便洋洋自得，距离真正的突破还有相当长的一段距离，还有许多困难等待着我们的攻克。
三星首批3nm芯片将于下周展示发货
三星首批3nm芯片将于下周展示发货
三星首批3nm芯片将于下周展示发货，三星计划在2022年7月25日在华城工厂举行3nm GAA芯片的首次发货仪式，首个客户是上海磐矽半导体，三星首批3nm芯片将于下周展示发货。
三星首批3nm芯片将于下周展示发货1三星将于下周展示全球首款3nm半导体芯片。该公司于6月30日开始大规模生产先进的半导体。据报道，该公司已安排在7月25日星期一举行启动仪式。
三星的3nm芯片基于Gate-All-Around(GAA)晶体管架构。它是一种新的芯片架构，与当前解决方案采用的FinFET（鳍式场效应晶体管）架构相比，性能和功率得到了改进。它还允许更小的处理器占用空间。
这家韩国公司正在向一家生产虚拟货币挖掘处理器的中国公司提供其3nm解决方案的初始生产运行。但是，由于与之相关的行业的性质，该公司并未将其视为长期客户。三星将寻求加入一些值得信赖的客户，例如智能手机制造商。
据报道，它正在努力应对其3nm芯片的良率。该公司生产的大多数先进芯片都不符合要求的质量。这家韩国巨头现在正在努力提高良率（据说80%到90%是理想的），同时改进其芯片技术。计划明年初开始生产第二代3nm解决方案。这些可能适用于智能手机。
台积电在代工制造领域历来领先三星，准备在今年晚些时候开始3nm量产。但该公司将继续使用FinFET架构再发展一代。预计在2025年转向使用2nm芯片的GAAFET。
然而，台积电的芯片技术历来优于三星。它的解决方案能提供更好的整体性能，并且比韩国公司的竞争解决方案更节能。台积电的芯片在热管理方面也做得非常好。因此，三星希望缩小与主要竞争对手的差距。
三星首批3nm芯片将于下周展示发货2三星官方在上个月末宣布，其位于韩国的华城工厂开始生产3nm芯片。这是目前半导体制造工艺中最先进的技术，三星也成为了全球唯一一家提供采用下一代全新GAA（Gate-All-Around）架构晶体管技术，提供3nm工艺代工服务的代工企业。
据Business Korea报道，三星计划在2022年7月25日在华城工厂举行3nm GAA芯片的首次发货仪式，三星设备解决方案部分负责人庆桂显和韩国工业贸易资源部长李昌阳都会出席。据了解，首个客户是上海磐矽半导体，这批芯片将用于虚拟货币业务。
有消息指出，三星可能会使用3nm工艺制造Exynos 2300，或用于明年的Galaxy S23系列，不过前一段有报道称，其表现不达预期，Galaxy S23系列可能全部采用高通的解决方案。此外，谷歌第三代Tensor芯片也可能采用三星3nm工艺，将用于Pixel 8系列。高通在即将发布的Snapdragon 8 Gen2上选择了台积电的4nm工艺，如无意外并不会出现三星制造的版本。
三星表示，与原来采用FinFET的5nm工艺相比，初代3nm GAA制程节点在功耗、性能和面积（PPA）方面有不同程度的改进，其面积减少了16%、性能提高23%、功耗降低45%。
到了第二代3nm芯片，面积减少了35%、性能提高30%、功耗降低50%。这也是三星首次实现GAA“多桥-通道场效应晶体管（MBCFET）”应用，打破了FinFET原有的性能限制，通过降低工作电压水平来提高能耗比，同时还通过增加驱动电流增强芯片性能。
三星首批3nm芯片将于下周展示发货3在几周前宣布开启 3nm 环栅晶体管芯片生产后，这家韩国电子科技巨头又将于下周展示首款 GAA 芯片。与当前 5nm 工艺相比，3nm GAA 可在收缩尺寸的同时，带来更低的功耗和更高的性能，未来的 Galaxy S 等旗舰设备有望获益于此。同时竞争对手台积电也于本月开启了 3nm FinFET 生产，但 GAA 芯片要到 2025 年推出。
目前尚不清楚三星 3nm GAA 会从台积电那边挖来多少客户，但从纸面参数来看，其较 5nm 工艺的升级迭代还是相当亮眼的`。
对于移动设备来说，环栅晶体管将带来能效的显著提升和尺寸缩进，从而延长电池的续航。
此外 GAA 的设计灵活性，意味其非常有利于设计技术协同优化（DTCO），以及提升功耗、性能和面积（PPA）优势。
具体说来是，初代 3nm 工艺比 5nm 节能高达 45%，提升 23% 性能、并减少 16% 的芯片面积。
而二代 3nm 工艺有望降低 50% 功耗，性能提升 30%、并缩减 35% 的芯片面积。
三星仍在努力提升其 3nm 芯片的产能以实现盈利
即便如此，三星仍面临着台积电的直接挑战。当前苹果 iPhone、iPad、Mac 设备上使用的所有 A / M 系列芯片，都是交给 TSMC 代工的。
更尴尬的是，即使 2022 下半年被诸多 Android 旗舰智能机提供支撑的高通骁龙 8 Gen 1 升级款（Snapdragon 8+ Gen 1），也从三星换成了台积电代工。
据悉，三星原本计划在 Galaxy S22 上采用自研旗舰芯片，但可惜遇到了过热的问题，最终只能节流以缓和性能体验。
至于未来是否还有基于 3nm GAA 环栅晶体管技术的新规划，目前暂不得而知。
最后，来自韩国的一份报告称，三星已安排于 7 月 25 日举办首款 3nm 芯片的发布仪式。
然而首个买家却是一家虚拟货币挖矿企业，这类客户显然难以帮助三星从台积电那里抢来更多业务。
全球首个3nm芯片将量产，三星造？
三星周四表示，它有望在本季度（即未来几周内）使用其 3GAE （早期 3 纳米级栅极全能）制造工艺开始大批量生产。该公告不仅标志着业界首个3nm级制造技术，也是第一个使用环栅场效应晶体管（GAAFET）的节点。
三星在财报说明中写道：“通过世界上首次大规模生产 GAA 3 纳米工艺来增强技术领先地位 。”（Exceed market growth by sustaining leadership in GAA process technology,adopt pricing strategies to ensure future investments, and raise the yield and portion of our advanced processe）
三星代工的 3GAE 工艺技术 是该公司首个使用 GAA 晶体管的工艺，三星官方将其称为多桥沟道场效应晶体管 (MBCFET)。
三星大约在三年前正式推出了其 3GAE 和 3GAP 节点。三星表示，该工艺将实现 30% 的性能提升、50% 的功耗降低以及高达 80% 的晶体管密度（包括逻辑和 SRAM 晶体管的混合）。不过，三星的性能和功耗的实际组合将如何发挥作用还有待观察。
理论上，与目前使用的 FinFET 相比，GAAFET 具有许多优势。在 GAA 晶体管中，沟道是水平的并且被栅极包围。GAA 沟道是使用外延和选择性材料去除形成的，这允许设计人员通过调整晶体管通道的宽度来精确调整它们。通过更宽的沟道获得高性能，通过更窄的沟道获得低功耗。这种精度大大降低了晶体管泄漏电流（即降低功耗）以及晶体管性能可变性（假设一切正常），这意味着更快的产品交付时间、上市时间和更高的产量。此外，根据应用材料公司最近的一份报告，GAAFET 有望将cell面积减少 20% 至 30% 。
说到应用，它最近推出的用于形成栅极氧化物叠层的高真空系统 IMS（集成材料解决方案）系统旨在解决 GAA 晶体管制造的主要挑战，即沟道之间的空间非常薄以及沉积多晶硅的必要性。在很短的时间内在沟道周围形成层栅氧化层和金属栅叠层。应用材料公司的新型 AMS 工具可以使用原子层沉积 (ALD)、热步骤和等离子体处理步骤沉积仅 1.5 埃厚的栅极氧化物。高度集成的机器还执行所有必要的计量步骤。
三星的 3GAE 是一种“早期”的 3nm 级制造技术，3GAE 将主要由三星 LSI（三星的芯片开发部门）以及可能一两个 SF 的其他 alpha 客户使用。请记住，三星的 LSI 和 SF 的其他早期客户倾向于大批量制造芯片，预计 3GAE 技术将得到相当广泛的应用，前提是这些产品的产量和性能符合预期。
过渡到全新的晶体管结构通常是一种风险，因为它涉及全新的制造工艺以及全新的工具。其他挑战是所有新节点引入并由新的电子设计自动化 (EDA) 软件解决的新布局方法、布局规划规则和布线规则。最后，芯片设计人员需要开发全新的 IP，价格昂贵。
外媒：三星3nm良率仅有20%
据外媒Phonearena报道，三星代工厂是仅次于巨头台积电的全球第二大独立代工厂。换句话说，除了制造自己设计的 Exynos 芯片外，三星还根据高通等代工厂客户的第三方公司提交的设计来制造芯片。
Snapdragon 865 应用处理器 (AP) 由台积电使用其 7nm 工艺节点构建。到了5nm Snapdragon 888 芯片组，高通回到了三星，并继续依靠韩国代工厂生产 4nm Snapdragon 8 Gen 1。这是目前为三星、小米、摩托罗拉制造的高端 Android 手机提供动力的 AP。
但在 2 月份，有报道称三星 Foundry 在其 4nm 工艺节点上的良率仅为 35%。这意味着只有 35% 的从晶圆上切割下来的芯片裸片可以通过质量控制。相比之下，台积电在生产 4nm Snapdragon 8 Gen 1 Plus 时实现了 70% 的良率。换句话说，在所有条件相同的情况下，台积电在同一时期制造的芯片数量是三星代工的两倍。
这就导致台积电最终收到高通的订单，以构建其剩余的 Snapdragon 8 Gen1 芯片组以及 Snapdragon 8 Gen 1 Plus SoC。我们还假设台积电将获得制造 3nm Snapdragon 8 Gen 2 的许可，即使高通需要向台积电支付溢价以让该芯片组的独家制造商在短时间内制造足够的芯片。
尽管三星最近表示其产量一直在提高，但《商业邮报》的一份报告称，三星 3nm 工艺节点的产量仍远低于公司的目标。虽然三星代工厂的全环栅极 (GAA) 晶体管架构首次推出其 3 纳米节点，使其在台积电（台积电将推出其 2 纳米节点的 GAA 架构）上处于领先地位，但三星代工厂在其早期 3 纳米生产中的良率一直处于10% 至 20%的范围 。
这不仅是三星需要改进的极低良率，而且比 Sammy 在 4nm Snapdragon 8 Gen 1 中所经历的上述 35% 良率还要糟糕。
Wccftech 表示，据消息人士称，三星将从明年开始向客户发货的 3nm GAA 芯片组的第一个“性能版本”实际上可能是新的内部 Exynos 芯片。据报道，三星一直在为其智能手机开发新的 Exynos 芯片系列，但现阶段尚不清楚它们是否会使用 3nm GAA 工艺节点制造。
台积电和三星很快就会有新的挑战者，因为英特尔曾表示，其目标是在 2024 年底之前接管行业的制程领导地位。它还率先获得了更先进的极紫外 (EUV) 光刻机。
第二代 EUV 机器被称为High NA 或高数值孔径。当前的 EUV 机器的 NA 为 0.33，但新机器的 NA 为 0.55。NA 越高，蚀刻在晶圆上的电路图案的分辨率就越高。这将帮助芯片设计人员和代工厂制造出新的芯片组，其中包含的晶体管数量甚至超过了当前集成电路上使用的数十亿个晶体管。
它还将阻止代工厂再次通过 EUV 机器运行晶圆以向芯片添加额外的功能。ASML 表示，第二代 EUV 机器产生的更高分辨率图案将提供更高的分辨率将使芯片特征小 1.7 倍，芯片密度增加 2.9 倍。
通过首先获得这台机器，英特尔将能够朝着从台积电和三星手中夺回制程领导地位的目标迈出一大步。
台积电3nm投产时间曝光
据台媒联合报报道，在晶圆代工三强争霸中，台积电和三星在3纳米争战，始终吸引全球半导体产业的目光。据调查，一度因开发时程延误，导致苹果新一代处理器今年仍采用5纳米加强版N4P的台积电3纳米，近期获得重大突破。台积电决定今年率先以第二版3纳米制程N3B，今年8月于今年南北两地，即新竹12厂研发中心第八期工厂及南科18厂P5厂同步投片，正式以鳍式场效电晶体（FinFET）架构，对决三星的环绕闸极（GAA）制程。
据台积电介绍，公司的3纳米（N3）制程技术将是5纳米（N5）制程技术之后的另一个全世代制程，在N3制程技术推出时将会是业界最先进的制程技术，具备最佳的PPA及电晶体技术。相较于N5制程技术，N3制程技术的逻辑密度将增加约70%，在相同功耗下速度提升10-15%，或者在相同速度下功耗降低25-30%。N3制程技术的开发进度符合预期且进展良好，未来将提供完整的平台来支援行动通讯及高效能运算应用，预期2021年将接获多个客户产品投片。此外，预计于2022下半年开始量产。
而如上所述，晶圆18厂将是台积电3nm的主要生产工厂。资料系那是，台积电南科的Fab 18是现下的扩产重心，旗下有P1 P4共4座5纳米及4奈厂，以及P5 P8共4座3纳米厂，而P1 P3的Fab 18A均处于量产状态，至于P4 P6的Fab 18B厂生产线则已建置完成，而Fab 18B厂，即3纳米制程产线，早在去年年年底就已开始进行测试芯片的下线投片。
在芯片设计企业还在为产能“明争暗斗”的时候，晶圆制造领域又是另外一番景象。对晶圆制造厂来说，眼下更重要的是3nm的突破。谁率先量产了3nm，谁就将占领未来晶圆制造产业的制高点，甚至还会影响AMD、英伟达等芯片巨头的产品路线图。
毫无疑问，在3nm这个节点，目前能一决雌雄的只有台积电和三星，但英特尔显然也在往先进制程方面发力。不过从近日的消息来看，台积电和三星两家企业在量产3nm这件事上进行的都颇为坎坷。Gartner 分析师 Samuel Wang表示，3nm 的斜坡将比之前的节点花费更长的时间。
近日，一份引用半导体行业消息来源的报告表明，据报道，台积电在其 3nm 工艺良率方面存在困难。消息来源报告的关键传言是台积电发现其 3nm FinFET 工艺很难达到令人满意的良率。但到目前为止，台积电尚未公开承认任何 N3 延迟，相反其声称“正在取得良好进展”。
众所周知，台积电3nm在晶体管方面采用鳍式场效应晶体管（FinFET）结构，FinFET运用立体的结构，增加了电路闸极的接触面积，进而让电路更加稳定，同时也达成了半导体制程持续微缩的目标。其实，FinFET晶体管走在3nm多多少少已是极限了，再向下将会遇到制程微缩而产生的电流控制漏电等物理极限问题，而台积电之所以仍选择其很大部分原因是不用变动太多的生产工具，也能有较具优势的成本结构。特别对于客户来说，既不用有太多设计变化还能降低生产成本，可以说是双赢局面。
从此前公开数据显示，与5nm芯片相比，台积电3nm芯片的逻辑密度将提高75%，效率提高15%，功耗降低30%。据悉，台积电 3nm 制程已于2021年3 月开始风险性试产并小量交货，预计将在2022年下半年开始商业化生产。
从工厂方面来看，中国台湾南科18厂四至六期是台积电3nm量产基地。客户方面，从上文可以看出，英特尔、苹果、高通等都选择了台积电。大摩分析师Charlie Chan日前发表报告称，台积电在2023年的3nm芯片代工市场上几乎是垄断性的，市场份额接近100%。
不同于台积电在良率方面的问题，三星在3nm的困难是3 纳米GAA 制程建立专利IP 数量方面落后。据南韩媒体报道，三星缺乏3 纳米GAA 制程相关专利，令三星感到不安。
三星在晶体管方面采用的是栅极环绕型 (Gate-all-around，GAA) 晶体管架构。相比台积电的FinFET晶体管，基于GAA的3nm技术成本肯定较高，但从性能表现上来看，基于GAA架构的晶体管可以提供比FinFET更好的静电特性，满足一定的珊极宽度要求，可以表现为同样工艺下，使用GAA架构可以将芯片尺寸做的更小。
平面晶体管、FinFET与GAA FET
与5nm制造工艺相比，三星的3nm GAA技术的逻辑面积效率提高了35%以上，功耗降低了50%，性能提高了约30%。三星在去年6月正式宣布3nm工艺制程技术已经成功流片。此外，三星还曾宣布将在 2022 年推出 3nm GAA 的早期版本，而其“性能版本”将在 2023 年出货。
目前，在工厂方面，此前有消息称三星可能会在美国投资170亿美元建设3nm芯片生产线。在客户方面，三星未有具体透露，但曾有消息称高通、AMD 等台积电重量级客户都有意导入三星 3nm 制程，但介于上述提到的韩媒报道高通已将其3nm AP处理器的代工订单交给台积电，三星3nm客户仍成谜。
在Pat Gelsinger于去年担任英特尔CEO之后，这家曾经在代工领域试水的IDM巨头又重新回到了这个市场。同时，他们还提出了很雄壮的野心。
在本月18日投资人会议上，英特尔CEO Pat Gelsinger再次强调，英特尔2nm制程将在2024年上半年可量产，这个量产时间早于台积电，意味2年后晶圆代工业务与台积电竞争态势会更白热化。
虽然在3nm工艺方面，英特尔没有过多的透露，但是Digitimes去年的研究报告分析了台积电、三星、Intel及IBM四家厂商在相同命名的半导体制程工艺节点上的晶体管密度问题，并对比了各家在10nm、7nm、5nm、3nm及2nm的晶体管密度情况。
在工厂方面，英特尔曾强调将斥资800亿欧元在欧洲设厂，英特尔德国负责人Christin Eisenschmid受访时透露，将在欧洲生产2nm或推进更小的芯片。英特尔将2nm作为扩大欧洲生产能力的重要关键，以避免未来在先进技术竞争中落后。
总的来说，在3nm节点，台积电、三星和英特尔谁会是最后的赢家可能只有交给时间来判定，但从目前情势来看，台积电或略胜一筹。
3nm已经到了摩尔定律的物理极限，往后又该如何发展？这已经成为全球科研人员亟待寻求的解法。目前，研究人员大多试图在晶体管技术、材料方面寻求破解之法。
上述三星在3nm制程中使用的GAA晶体管就是3nm后很好的选择，GAA设计通道的四个面周围有栅极，可减少漏电压并改善对通道的控制，这是缩小工艺节点时的关键。据报道，台积电在2nm工艺上也将采用GAA晶体管。
纳米线是直径在纳米量级的纳米结构。纳米线技术的基本吸引力之一是它们表现出强大的电学特性，包括由于其有效的一维结构而产生的高电子迁移率。
最近，来自 HZDR 的研究人员宣布，他们已经通过实验证明了长期以来关于张力下纳米线的理论预测。在实验中，研究人员制造了由 GaAs 核心和砷化铟铝壳组成的纳米线。最后，结果表明，研究人员确实可以通过对纳米线施加拉伸应变来提高纳米线的电子迁移率。测量到未应变纳米线和块状 GaAs 的相对迁移率增加约为 30%。研究人员认为，他们可以在具有更大晶格失配的材料中实现更显着的增加。
最近，英特尔一项关于“堆叠叉片式晶体管（stacked forksheet transistors）”的技术专利引起了人们的注意。
英特尔表示，新的晶体管设计最终可以实现3D和垂直堆叠的CMOS架构，与目前最先进的三栅极晶体管相比，该架构允许增加晶体管的数量。在专利里，英特尔描述了纳米带晶体管和锗薄膜的使用，后者将充当电介质隔离墙，在每个垂直堆叠的晶体管层中重复，最终取决于有多少个晶体管被相互堆叠在一起。
据了解，英特尔并不是第一家引用这种制造方法的公司，比利时研究小组Imec在2019年就曾提出这个方法，根据 Imec 的第一个标准单元模拟结果，当应用于 2nm 技术节点时，与传统的纳米片方法相比，该技术可以显着提高晶体管密度。
垂直传输场效应晶体管（VTFET）由IBM和三星共同公布，旨在取代当前用于当今一些最先进芯片的FinFET技术。新技术将垂直堆叠晶体管，允许电流在晶体管堆叠中上下流动，而不是目前大多数芯片上使用的将晶体管平放在硅表面上，然后电流从一侧流向另一侧。
据 IBM 和三星称，这种设计有两个优点。首先，它将允许绕过许多性能限制，将摩尔定律扩展到 1 纳米阈值之外。同时还可以影响它们之间的接触点，以提高电流并节约能源。他们表示，该设计可能会使性能翻倍，或者减少85%的能源消耗。
其实，对于3nm以后先进制程如何演进，晶体管制造只是解决方案的一部分，芯片设计也至关重要，需要片上互连、组装和封装等对器件和系统性能的影响降至最低。
点击文末【阅读原文】，可查看本文原文链接！
晶圆 集成电路 设备 汽车 芯片 存储 台积电 AI 封装
原文链接！
