开漏输出即不输出电压，低电平时接地，高电平时不接地。如果外接上拉电阻，则在输出高电平时电压会拉到上拉电阻的电源电压。这种方式适合在连接的外设电压比单片机电压低的时候。
开漏输出跟集电极开路十分相似，工作原理也是一样的。不同的是，开漏输出使用的场效应管，使用时要加上拉电阻。
什么叫开漏输出
你好，开漏输出就是不输出电压，低电平时接地，高电平时不接地。如果外接上拉电阻，则在输出高电平时电压会拉到上拉电阻的电源电压。这种方式适合在连接的外设电压比单片机电压低的时候。开漏输出跟集电极开路十分相似，工作原理也是一样的。不同的是，使用的场效应管而已。使用时要加上拉电阻。
望采纳！
电压检测器中有两种输出方式：CMOS输出与N沟道开漏输出，请高手解释一下，两者的原理和区别。谢谢
其都为CMOS管输出，前是开漏，后是推挽。还有种是漏极出，但有10~100K上拉
N沟道开漏级输出是指没有上拉一般用在可以灌入较大电流（有时mcu系统为3v,有的N沟道开漏级输出的就允许上拉到5v),cmos就是推挽输出一般可以推出较大电流
什么叫开漏输出,线或模式,普通推拉,高阻状态呀?
开漏输出指的是mos管的drain极直接输出，使用的时候要接上拉电阻
线或模式
在一个结点(线)上, 连接一个上拉电阻到电源 VCC 或 VDD 和 n 个 NPN 或 NMOS 晶体管的集电极 C 或漏极 D, 这些晶体管的发射极 E 或源极 S 都接到地线上, 只要有一个晶体管饱和, 这个结点(线)就被拉到地线电平上. 因为这些晶体管的基极注入电流(NPN)或栅极加上高电平(NMOS), 晶体管就会饱和, 所以这些基极或栅极对这个结点(线)的关系是或非 NOR 逻辑. 如果这个结点后面加一个反相器, 就是或 OR 逻辑. 如果用下拉电阻和 PNP 或 PMOS 管就可以构成与非 NAND 逻辑, 或用负逻辑关系转换与/或逻辑. 这些晶体管常常是一些逻辑电路的集电极开路 OC 或源极开路 OD 输出端. 这种逻辑通常称为线与/线或逻辑, 当你看到一些芯片的 OC 或 OD 输出端连在一起, 而有一个上拉电阻时, 这就是线或/线与了, 但有时上拉电阻做在芯片的输入端内. 顺便提示如果不是 OC 或 OD 芯片的输出端是不可以连在一起的, 总线 BUS 上的双向输出端连在一起是有管理的, 同时只能有一个作输出, 而其他是高阻态只能输入.
高阻状态指的是在这种状态下,此个引脚的阻值接近或近似于无穷大.一般用来关闭回路.如果做为高电平驱动使用的话就必须加上拉电阻.而低阻态刚好和高阻态相反,输出时的对地电阻接近于0.
